担心栅极驱动器的绝缘？应用BIER测试

出处：维库电子市场网发布于：2025-03-25 17:06:01 | 283 次阅读

　　在高电压下以低损耗实现超快速，而现代 MOSFET 和沟槽 IGBT 也可以显示高 dV/dt 和 di/dt 水平。然而，“低侧”电路中的快速开关会将瞬态电压耦合到栅极驱动电路，从而导致混乱的作或损坏，而“高侧”栅极驱动器的信号和电源隔离也会受到压力。本文研究了这些影响并解释了如何减轻这些影响，并介绍了评估应力和损伤的实验结果，特别是局部放电（PD）。
　　使用宽带隙（WBG）技术的现代半导体开关，甚至 MOSFET 和一些 IGBT 都能够实现极快的开关速度。这减少了开关转换期间的耗散，从而允许以高效率、更高的功率密度、更小的无源元件和更低的成本实现更高频率的运行。然而，由于高 dV/dt 和 di/dt 水平，栅极驱动绝缘系统存在 EMI 和应力增加的缺点。
　　图 1 显示了 IGBT 的典型栅极驱动电路，该电路施加 5V 至 20V 之间的正电压以导通器件，施加 0V 以将其关闭。从静态角度来看，该电路也适用于采用 SiC 和 GaN 技术的增强型 Si MOSFET 和 WBG 器件——在所有情况下，该器件都保证在施加连续栅极 0V 的情况下关闭。

　　图 1：简单的栅极驱动电路
　　然而，当器件快速切换时，问题就会出现，寄生电容和电感元件（如图 2 所示）开始发挥作用。如果我们以 10A/ns 的漏源电流的 di/dt 值为例（这在最先进的 GaN 器件中是可行的），并且源极电感为 15nH，根据 V = - L di/dt，电感上会出现 150V。在开关关闭时，电压将源极拖动为负，与栅极驱动相反，而在开关打开时，方向为正，再次与栅极驱动相反。
　　其结果可能是效率损失，甚至由于虚假导通导致击穿而造成损坏。15nH 可能看起来很大，但仅代表大约 25mm 的 PCB 布线。即使是 PCB 通孔的电感也约为 1.2nH，产生 12V 瞬态。在这些高 di/dt 水平的实践中，只有芯片级封装才实用，并且开尔文连接到栅极驱动的栅极和源极。当无法避免某些电感时，用负电压驱动栅极处于 OFF 状态会有所帮助。
　

　　图 2：包含寄生元件的栅极驱动
　　在实际电路中，例如或电机控制中的推挽或全桥，两个低侧器件通常共享一个公共回路，用于源极和栅极驱动电流，如图 3 所示。
　

　　图 3：共享公共接地的低侧器件
　　现在 Kelvin 连接是不可能的，因为有两个驱动程序，每个驱动器都有自己的返回。两个驱动器接地和两个发射极（源极）连接必须连接在一起，如果该点在物理上位于 Powergnd 1 处，靠近左侧开关，则右侧开关将比左侧开关看到更多的源极连接电感，从而导致不对称开关、潜在的 EMI 和由于电感两端感应电压而造成的损坏。对于对称性，点“Powergnd 2”是唯一的选择，但这是一个糟糕的折衷方案，因为现在两个源在栅极驱动回路中具有相等但较大的连接电感，尤其是在器件可能物理上不靠近的高功率系统中。
　　一种解决方案是为两个栅极驱动器提供隔离信号和电源，如图 4 所示。现在，驱动器信号和电源返回可以直接连接到各自的器件发射器（源），从驱动回路中排除大多数外部电感。
　　高侧开关挑战
　　图 4 的布置解决了 di/dt 导致发射极（源极）电感产生栅极电压瞬变的问题。它通常也用于“H”桥中的两个“高压侧”开关，其中两个栅极驱动回路实际上是反相开关节点，因此必须彼此隔离。
　　在高侧布置中，高开关电压现在出现在栅极驱动隔离元件上，并可能导致其他问题。高 dV/dt 是流经隔离电容的安培位移电流的问题，根据 I = C dV/dt。在边沿速率为 100V/ns 的情况下，10pF 势垒电容将通过 1 安培的电流，在栅极驱动电路的初级电路中循环，可能会中断运行。

　　图 4：栅极驱动器通过开尔文连接将信号和电源隔离相结合
　　栅极驱动信号隔离元件通常是合器或，有时使用电容耦合。隔离式栅极驱动器 IC 的性能由表 1 中所示的关键参数和 CMTI 给出，CMTI 是与我们的高 dV/dt 电路最相关的共模瞬态抗扰度。但是，该值是实验室测量，很可能是单脉冲。没有提到持续高电压、高 dV/dt 波形的可靠性。
　

　　表 1：隔离式栅极驱动器的关键参数
　　其他参数 VIORM/VIOWM/VIOTM/VPR 很重要，但同样与我们的开关电路没有直接关系，标准测试通常定义为 50/60Hz、直流或峰值。单独的栅极驱动变压器与规格具有类似的限制，通常只是简单的“高压”测试，持续一秒或一分钟，通常在某个直流电平或 50/60Hz 的交流电下。很少能找到在高、高频开关电压、绕组甚至 CMTI 上施加的可靠性评级。
　　对于变压器，获得高日照的方法因应用而异;漆包线线可能经得起一次 “高压 ”测试，但不可靠，几乎可以保证漆上有针孔。安全机构当然不允许将其作为任何电压下的安全屏障。绝缘性较好的电线（例如“三重绝缘”类型）可以获得安全机构的批准，但体积庞大，并且导致变压器具有相对较高的耦合电容和位移电流。
　　理想的结构是绕组通过保证的空气距离进行物理隔离，以满足安全机构的要求，提供低绕组间电容，并且不依赖于可能发生局部放电的固体材料。
　　完全相同的考虑因素也适用于隔离式栅极驱动电源内部的变压器，CMTI 额定值通常被省略，高压隔离以各种方式指定。
　　局部放电效应
　　我们已经提到了局部放电（PD），即固体绝缘材料在高压应力下缓慢降解。这种效果是由材料中微孔洞的连续分解引起的，如果是有机空隙，则会导致产生的等离子体碳化。空隙变成永久性短路，减少了有效的整体绝缘厚度，导致剩余绝缘层的电压场强更高，最终导致完全失控失效。局部放电效应在“初始”电压处突然开始，该电压取决于空隙中的气体、压力和空隙大小，并以“帕申”曲线 [1] 为特征。对于开关电压，起始点也取决于频率。

　　表 2：“BIER”测试配置
　　图 5：绕组之间具有物理隔离的栅极驱动变压器
　　即使是散装材料的击穿电压也不应只看表面值。例如，玻璃被认为是一种出色的绝缘体，其击穿电压约为 60kV/mm，但这是 60Hz。在 1MHz 时，该数字不到约 5kV/mm 时的十分之一。由于一些栅极驱动 IC 的绝缘距离为 <10μm，因此需要仔细考虑高频效应。因此，开关电压电平、dV/dt 和频率是评估绝缘可靠性的关键参数。还应评估由寄生电容和电感的过冲和谐振引起的瞬态电压，并将其添加到系统电压中。

　　图 6 PD 测试评估电路
　　屏障绝缘评估和研究
　　栅极驱动电源制造商 RECOM [2] 已经认识到 DC-DC 转换器产品中变压器在承受高开关共模电压方面存在潜在问题，并与绝缘材料专家 Priv.-Doz 合作进行了一项研究。工程学博士Christof Sumereder 来自格拉茨工业大学和 FH Johanneum。这项工作内部编码为“BIER”（屏障绝缘评估和研究），包括对 30 个专门构建有隔离式高低侧开关的半桥功率级的评估，图 6。如表 2 所示，构建了三种不同的配置，在 70°C 环境温度下运行 1464 小时，直流轨为 1000V，开关频率为 50kHz，边沿速率为 65kV/μs。

　　PD 评估结果