|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
请教：PDIUSBD12的DMA传输中D12_DMREQ电平状态 |
| 作者：xiesc2004 栏目：技术交流 |
PDIUSBD12的DMA传输中D12_DMREQ电平状态： 例如：选择16周期的突发串模式时，每第16周期D12_DMREQ都为无效吗？ 当缓冲区为填满时D12_DMREQ也为无效吗？ 每传输4kBytes时常会有几个Bytes出错，如：40，48，49错为255,可能是什么原因？ |
|
|
Copyright © 1998-2006 domainnameq.cn 浙ICP证030469号 |