1XX5-0001 1XTW13000UAA 1XTR19200RKA 1XPBH2UEENAGX 1XN7-0002 1XK3-0301 1XJN002UOA 1XJN002UEE 1XF00330SH1M 1XB2-0202 2.08E14
您是否在找：相关信息
-
基于AC48304的嵌入式多路语音记录器
...9等，支持T.38传真中继和其他语音信号处理功能。在系统中，ARM通过CPU局部总线实现对AC48304的控制及数据交换。AC48304与LE58QL021之间通过E1 PCM Highway接口实现多通道数字语音接口。E1接口由2.048Mhz时钟驱动，有0~31共32个8位时隙。 AC48304是一种专用的语音处理DSP芯片，需要运行相应的DSP程序。正常运行前， AC48304有两个程序需要下载：kernel（内核）程序和application（应用）程...
-
基于MPC5200的音视频采集系统
...通过I2C接口连接256B的E2PROM（PCF8582C），在E2PROM中保存串口波特率、IP地址、MAC地址等信息。 740)this.width=740" border=undefined> 图2 软件总体框图 本系统中音频采集时钟是2.048MHz、视频采集时钟是24.576MHz、FPGA和IME6400的时钟是27MHz、MPC5200的时钟是33MHz ，内核频率264MHz ,RTC的时钟是32.768KHz、以太网LXT971的时钟是25MHz。 基于MPC5200的音视频采集系统...
-
ST-BUS总线接口模块的Verilog HDL设计
...类型1的同步脉冲需要维持一个完整的时隙周期(即8个位时钟周期)，在此期间部件也要接收或发送信息数据，这种同步方式较少应用。ST-BUS定义了4种标准时钟频率，即16.384MHz、8.192MHz、4.096MHz和2.048MHz，其中每一种时钟频率均可作为部件的内部时钟，不过任意时刻只能选择其一，自适应系统在设计时采用了自动选择模式。除频率2.048MHz外，其它时钟频率总是数据速率的两倍，即支持最大数据...
-
数字复接系统的设计与实现
...控制电路所需的插入标志时隙脉冲SZ、调整插入时隙脉冲SV、频率为2.112MHz的非均匀时钟f（从输入的均匀时钟扣除了时隙SZ和SF）和帧定位信号发生器所需的时隙脉冲SF。 （2）缓存器模块 基群信号以2.048MHz的均匀时钟clk_wr写入缓存器，同时以2.112MHz的非均匀时钟clk_rd读出，clk_rd由插入码控制电路产生。该模块还需输出每次写入和读出一帧数据时第一个clk_wr脉冲P1和clk_rd脉冲P2，送给码...
-
大型设计中FPGA的多时钟设计策略
...，因为这可能产生一些很严重的问题。 图三 多时钟设计 本文以电信应用中的E3多路复用/解复用设计为例。如图4所示，多路复用器接收来自一组独立线路接口芯片的16个独立E1信道，每一个信道都工作于2.048MHz；经复用后，这些E1流组合成4个E2流，分别工作在8.0448MHz；4个E2流最后组合成一个E3流，以34.368Mbps的速率串行发送出去。在接收端执行相反的操作：解复用器从E3流提取4个E2数据流，然...
相关搜索
2.0X-DZD2.0X-TA2.15.1002.15.2002.18E+462.18E+482.22237E+112.22E+112.22E112.23887E+112.24E+112.25E+112.2K2.2KR-1/8W2.2uF2.2UF 20% 10V2.2uF/35V2.2UF/50V2.2uF50V2.2UH2.2V2.31E+112.32E+11