跟踪陷波可用于谐波失真；它们还可以消除业余无线电系统中的外差噪声。传统的跟踪电容陷波滤波器依靠带通滤波器、电压-频率和陷波滤波器来跟踪输入信号并去除不需要的音调。这些电路中的带通滤波器有时会调整到错误的频率，这意味着不需要的音调不会衰减。

本设计理念中的电路使用 IC 1，这是一个 74HC4046 PLL（锁相环）IC，其运行速度高达 1 MHz，以提高系统的抗噪性（图 1 ）。IC 2是的 RDD104 IC ，在八引脚封装中提供 1000:1 分压器。IC 3是的 MSHN5 1000-to-corner 开关电容高通/陷波滤波器，采用八引脚封装。

图 1此音频陷波滤波器电路使用 PLL 来提高抗噪性。

您将 IC 1的 VCO（压控）输出馈入 IC 2的时钟输入。IC 2可以使用 DIV1 和 DIV2 引脚执行 10、100、1000 和 10,000 比 1 的除法。您将 RDD104 的输出连接到 IC 1的 COIN 。通过使用 IC 1的 EX/OR 相位比较器，可以提高抗噪性。您将输入信号应用于 IC 1和 IC 3的输入端，IC 3 的时钟来自 IC 2的 CLKOUT 引脚。

图 2为电路提供输入音调（顶部迹线）并从 MSHN5 获得输出信号（第二条迹线）。第三条和第四条轨迹代表来自 74HC4046 PLL 的时钟信号。

MSHN5 IC 3包含可选择的高通滤波器和可选择的陷波滤波器。当您将 FSEL 引脚连接到高电平时，它选择陷波；将 TYPE 连接到 AGND 选择窄陷波滤波器。此步骤可确保仅从输入信号中移除一个音调而几乎没有信息丢失。IC 3的 1000:1 时钟角比降低了混叠信号影响输出的机会。例如，对于语音应用，没有 500 kHz 或更高频率的信号可用于混叠到通带中。示例设置使用 789.13 Hz 的输入频率和 789.13 kHz 的时钟频率，是输入信号的 1000 倍（图 2）。PLL 跟踪输入，将陷波滤波器移动到 1.24 kHz。