I2C（Inter-Integrated Circuit）总线是一种广泛使用的同步、半双工、串行通信协议，由Philips（现NXP）设计，具有结构简单、引脚少的优点。其核心时序逻辑直接影响通信可靠性，以下从协议层和电气层展开分析。 1...
时间：2025-04-27 阅读：185
要理解和看懂时序图，可以按照以下步骤进行： 了解时序图的基本结构：时序图由对象（或参与者）、生命线、消息、激活期间等组成。熟悉这些基本元素的含义和表示方法是理解时序图的第一步。 确定参与者和对象：...
使用当前的 FPGA 技术可以轻松完成从 ISLA11xP50 ADC 捕获数据。源同步 LVDS 接口以 250MHz 时钟提供高达 500MHz 的 DDR 输出数据。时钟和数据在 ±250ps 内对齐，在 500MS...
时间：2023-09-20 阅读：373 关键词：FPGA 技术
安全到达某个地方不仅仅取决于良好的刹车、正常工作的尾灯和方向盘后反应灵敏的人。越来越多地，让你的汽车在路上行驶和让你的飞机在空中飞行的部件不仅是人类，甚至只是机械。它们是在复杂的异构多核处理器上运行的...
分类：嵌入式系统/ARM技术 时间：2023-03-01 阅读：733 关键词：嵌入式系统
人们常常想当然地为PCB的电路上电，殊不知这可能造成破坏以及有损或无损闩锁状况。这些问题可能并不突出，直到量产开始，器件和设计的容差接受检验时才被发现，但为时已晚...
总线空闲状态 I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上...
时间：2022-07-11 阅读：708 关键词：电子
我们常常想当然地为印刷电路板上的电路上电，殊不知这可能造成破坏以及有损或无损闩锁状况。随着片上系统(SoC) IC越来越多，对电源进行时序控制和管理的需求也越来越多……...
为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑？
同步时序逻辑是指表示状态的寄存器组的值只可能在确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @(posedge clock) 就是一个同步时...
分类：工业电子 时间：2020-03-30 阅读：684 关键词：为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑？Verilog HDL 设计
是德科技与Silicon Labs联手简化时序解决方案的验证
是德科技与Silicon Labs合作，结合双方产品技术优势，旨在简化对时序解决方案的验证工作，这些时序解决方案对于无线通信，高速数字，医学成像和汽车应用的系统级设计的开发至关重要。 是德科技与Silicon Labs联手，...
分类：通信与网络 时间：2020-02-07 阅读：558 关键词：是德科技,Silicon Labs
微处理器、FPGA、DSP、模数转换器 (ADC) 和片上系统 (SoC) 器件一般需要多个电压轨才能运行。为防止出现锁定、总线争用问题和高涌流，设计人员需要按特定顺序启动和关断这...
由于ZYNQ架构和常用接口IP核经常出现 AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。 1》AXI_LITE协议： （ 1） 读地址通...
时间：2019-05-13 阅读：1808 关键词：AXI总线协议的几种时序介绍AXI总线
利用CPLD技术和80C196XL时序特征实现DRAM控制器的设计
0C186XL16位嵌入式微处理器［1］是Intel公司在嵌入式微处理器市场的上导产品之一，已广泛应用于电脑终端、程控交换和工控等领域。在该嵌入式微处理器片内，集成有DRAM RCU单元，即DRAM刷新控制单元。RCU单元可以自动...
分类：嵌入式系统/ARM技术 时间：2019-01-08 阅读：211 关键词：利用CPLD技术和80C196XL时序特征实现DRAM控制器的设计DRAM控制器
操作时序永远是使用任何一片IC芯片的最主要的内容，看懂时序图，再操控这个芯片就非常容易了。而提取芯片器件手册上有用的信息是使用芯片的最基本步骤。 以液晶显示芯片...
分类：单片机与DSP 时间：2018-12-10 阅读：785 关键词：单片机,时序,LCD1602
SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串...
时间：2018-11-26 阅读：927 关键词：单片机,SPI,总线时序
对于“时序”，大家一定都不陌生，因为操作时序永远是使用任何一片IC芯片的最主要的内容。一个芯片的所有使用细节都会在它的官方器件手册上包含。所以使用一个器件事情，要...
从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下： 1. 频率约束 这是最基本的，所以标号为0。 2. 频率约束+...
分类：嵌入式系统/ARM技术 时间：2018-08-08 阅读：450 关键词：FPGA
利用MCMM技术解决时序难以收敛的问题以及降低了芯片设计周期设计
如今的集成电路（Integrated Circuit，IC）设计往往要求芯片包含多个工作模式，并且在不同工艺角（corner）下能正常工作。工艺角和工作模式的增加，无疑使时序收敛面临极大挑战。本文介绍了一种在多工艺角多工作模式...
时间：2018-08-06 阅读：507 关键词： PLC,IC
为确保芯片能可靠的工作，应用处理器的上下电通常都要遵循一定时序， 本文以i.MX6UL应用处理器为例，设计中就必须要满足芯片手册的上电时序、掉电时序，否则在产品使用时可...
分类：元器件应用 时间：2018-05-19 阅读：592 关键词：复杂处理器的上电时序设计
FPGA简介 FPGA（Field－Programmable Gate Array）， 即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）...
时间：2018-04-18 阅读：4263 关键词：组合逻辑,时序逻辑,fpga
